深圳FPGA培訓課程（純小班教學）

【課程介紹】

階段：主要幫助學員了解 FPGA 系統設計的基礎知識，掌握 FPGA 小系統硬件

電路設計方法，學會操作 QuartusII 軟件來完成 FPGA 的設計和開發(fā)。1.1 可 1.編

程邏輯器件簡介

2.可編程邏輯器件的發(fā)展歷史

3. FPGA/CPLD 的基本結構

3.1 FPGA 的基本結構

3.2 CPLD 的基本結構

3.3 FPGA 和 CPLD 的比較

3.4 FPGA/CPLD 的設計流程

4. PLD/FPGA 的分類和使用

5. FPGA 關鍵電路的設計（小電路設計）：

5.1 FPGA 管腳設計

5.2 下載配置與調試接口電路設計

5.3 高速 SDRAM 存儲器接口電路設計

5.4 異步 SRAM（ASRAM）存儲器接口電路設計

5.5 FLASH 存儲器接口電路設計

5.6 開關、按鍵與發(fā)光 LED 電路設計

5.7 VGA 接口電路設計

5.8 PS/2 鼠標及鍵盤接口電路設計

5.9 RS-232 串口

5.10 字符型液晶顯示器接口電路設計

5.11 USB2.0 接口芯片 CY7C68013 電路設計

5.12 電源電路設計

5.13 復位電路設計

5.14 撥碼開關電路設計

5.15 i2c 總線電路設計

5.16 時鐘電路設計

5.17 圖形液晶電路設計

第二階段：介紹熟練掌握硬件描述語言(Verilog HDL)是 FPGA 工程師的基本要求

求。通過本節(jié)課程的學習，學員可以了解目前流行的 VerilogHDL 語言的基本語法，掌握 Verilog HDL 語言中常用的基本語法。通過本節(jié)課程學習，學員可以設計一些簡單的 FPGA 程序，掌握組合邏輯和時序邏輯電路的設計方法。通過實戰(zhàn)訓練 ，學員可以對 Verilog HDL 語言有更深入的理解和認識。

2.1 硬件描述語言簡介

2.1.1 Verilog HDL 的特點

2.1.2 Verilog HDL 的設計流程簡介

2.2 Verilog 模塊的基本概念和結構

2.2.1 Verilog 模塊的基本概念

2.2.2 Verilog HDL 模塊的基本結構

2.3 數據類型及其常量及變量

2.4 運算符及表達式

2.4.1 算術運算符

2.4.2 關系運算符

2.4.3 邏輯運算符

2.4.4 按位邏輯運算符

2.4.5 條件運算符

2.4.6 移位運算符

2.4.7 拼接運算符

2.4.8 縮減運算符

2.5 條件語句和循環(huán)語句

2.5.1 條件語句

2.5.2 case 語句

2.5.3 while 語句

2.5.4 for 語句

2.6 結構說明語句

2.6.1 initial 語句

2.6.2 always 語句

2.6.3 task 和 function 語句

2.7 系統函數和任務

2.7.1 標準輸出任務

2.7.2 仿真控制任務

2.7.3 時間度量系統函數

2.7.4 文件管理任務

2.8 小結

第三階段 Altera FPGA 設計

3.1 Altera 高密度 FPGA

3.1.1 主流高端 FPGA——Stratix 系列

3.1.2 內嵌高速串行收發(fā)器的 FPGAStratix GX 系列

3.2 Altera 的 Cyclone 系列低成本 FPGA

3.2.1 新型可編程架構

3.2.2 嵌入式存儲資源

3.2.3 專用外部存儲接口電路

3.2.4 支持的接口和協議

3.2.5 鎖相環(huán)的實現

3.2.6 I/O 特性

3.2.7 Nios II 嵌入式處理器

3.2.8 配置方案

3.3 Altera 的 MAX II 系列 CPLD 器件

3.4 Quartus II 軟件綜述

3.4.1 Quartus II 軟件的特點及支持的器件

3.4.2 Quartus II 軟件的工具及功能簡介

3.4.3 Quartus II 軟件的用戶界面

3.5 設計輸入

3.5.1 建立工程

3.5.2 建立設計

3.6 綜合

3.7 布局布線

3.8 仿真

3.9 編程與配置

3.10 小結

第四階段：隨著 FPGA 芯片的性能和密度不斷提高, 基于 FPGA 產品開發(fā)正在逐漸成

熟并且在很多領域得到了應用。本階段重點學習在 FPGA 產品設計核心技術

4.1 FPGA 的硬件設計技術

4.2 基于 Nios II 的 SOPC 系統設計

4.3 Nios II 的 SOPC 系統的設計實例

4.4 系統時序邏輯設計技術

4.5 基于 FPGA 的 IP 核設計技術

4.6FPGA 的數據采集系統設計

4.7 基于 FPGA 的硬件回路仿真器設計

第五階段 Alter 的 IP 工具

5.1 IP 的概念

5.2 Alter 可提供的 IP

5.3 Alter IP 在設計中的作用

5.4 使用 Alter 的基本宏功能

5.5 使用 Alter 的 IP 核

第六階段：總結答疑，由工程師帶領學員設計項目

質量**：

1.每個班提供充足的實踐操作和問題輔導答疑時間。**人手一臺機、1套實驗器材！

2.所有班級均采用小班授課，20%理論+60%實戰(zhàn)+20%項目實踐

3.在學習期間均會獲得我公司研發(fā)部幾十位工程師、國際項目經理等的技術支持，除正常學習時間外，其他任何時間學員均可前來進行額外實踐

4.考核合格頒發(fā)證書：信息產業(yè)部頒發(fā)《單片機統設計工程師》證書（可選300元）

5.提供一年的的免費技術支持服務。

6.學員可以加入信盈達嵌入式研發(fā)中心就職或者兼職參與項目設計

【課程系統】

【課程目標】

1.本課程結合目前熱門的 FPGA 技術，由多年開發(fā)經驗的工程師授課，系統地介紹了

2.FPGA 的基本設計方法。學習 FPGA/CPLD 概念的基礎上， Altera 公司和 Xilinx 公司

3.主流 FPGA/CPLD 的結構與特點。 本課程在 FPGA 應用開發(fā)方面主要有： 初級篇內容包

4.括 Verilog HDL 語言基礎，Altera 公司 FPGA 設計工具 Quartus II 軟件綜述，FPGA

5.組合邏輯設計技術等， 篇內容包括 FPGA 的硬件設計技術， 基于 Nios II 的 SOPC

6.系統設計，NiosII SOPC 系統設計實例，系統時序邏輯設計技術以及基于 FPGA 的 IP核設計技術。

【學習環(huán)境】

【公司簡介】

信盈達嵌入式/EDA實訓學院，信盈達科技（芯片級方案設計公司）旗下品牌，集合信盈達公司多年的開發(fā)經驗所積累的資源，開發(fā)出擁有完全知識產權課程，主要特色課程，嵌入式實訓/嵌入Linux驅動/3G/ARM實訓/單片機/電子/FPGA“等實訓課程體系。多年來通過信盈達嵌入式實訓學院培養(yǎng)了大批適合企業(yè)需求的工程師，與全國眾多高校建立合作關系，通過建立師資培訓基地、人才實訓基地，積累了大量的客戶群體。信盈達面向企業(yè)提供量身定制式培訓、“言傳身教”實地輔導式培訓、項目研發(fā)+技術顧問式等培訓模式，為企業(yè)客戶提供定制式人才培訓服務。

【師資團隊】

擁有豐富行業(yè)經驗的嵌入式研發(fā)專家團隊是信盈達發(fā)展的核心動力與核心資源，一直扎根與企業(yè)項目設計、項目研發(fā)，能準確把握企業(yè)需求技術及目前行技術熱門需求他們能夠在對嵌入式行業(yè)動態(tài)的掌握和實訓開展的實施過程中結合院校提供有價值的幫助，可以與高校教師一起，合理分工，密切協作，高質量的開展實訓工作。為實訓課程的實施提供就業(yè)模擬環(huán)境。

【課程特色】

【課程安排】

周末班：上午9：30---15：00 下午：15：00----19：30

晚班：19：00---21：30

全日制班：每周一至周五全天