廣州準職教育培訓(xùn)學(xué)院

7x24小時咨詢熱線

400-660-3310

當前位置 : 好學(xué)校 廣州其他 廣州準職教育培訓(xùn)學(xué)院 課程正文

人看過 人預(yù)約 收藏分享

CPLD編程FPGA研修班

授課方式 :
上課時段：

上課校區(qū)：

返報讀該課程可在好學(xué)校領(lǐng)取返現(xiàn)獎勵32元。

微信掃碼添加老師好友咨詢

廣州準職教育培訓(xùn)學(xué)院

廣州準職教育培訓(xùn)學(xué)院

認證等級

信譽良好，可安心報讀

廣州準職教育培訓(xùn)學(xué)院

已獲好學(xué)校V2信譽等級認證

信譽值

  • (60-80)基礎(chǔ)信譽積累，可放心報讀
  • (81-90)良好信譽積累，可持續(xù)信賴
  • (91-100)充分信譽積累，推薦報讀

與好學(xué)校簽訂讀書保障協(xié)議：

在線咨詢
2016.12.26 韓*生 188*****275 咨詢了 上課時段
2016.11.07 吳*生 151*****362 咨詢了 上課時段
2016.10.31 楊*生 155*****118 咨詢了 上課時段
2016.10.07 陳*興 136*****650 咨詢了 招生對象
2016.09.26 x*x 132*****880 咨詢了 上課時段
2016.09.18 龐*平 181*****130 咨詢了 開班時間
2016.07.28 譚*生 152*****731 咨詢了 開班時間
2016.07.06 花*生 156*****751 咨詢了 周邊交通
2016.06.29 陳*才 134*****297 咨詢了 授課師資
2016.06.20 李*生 159*****027 咨詢了 開課校區(qū)
2016.06.18 彭*建 135*****924 咨詢了 開課校區(qū)
2016.03.23 小*鄒 135*****366 咨詢了 開課校區(qū)
2016.01.13 陳*生 189*****988 咨詢了 開班時間
2016.01.10 陳*生 139*****387 咨詢了 招生對象
2015.12.24 王* 138*****373 咨詢了 授課師資
2015.12.06 徐*生 132*****096 咨詢了 招生對象
2015.11.03 吳*生 181*****428 咨詢了 開課校區(qū)
2015.10.17 梁*磷 186*****023 咨詢了 開班時間
2015.10.09 周*生 159*****969 咨詢了 周邊交通
2017.02.07 唐*生 159*****370 咨詢了 周邊交通
CPLD編程FPGA研修班
學(xué)校寄語
如果你參加培訓(xùn)，我們讓你從零開始！循序漸進！從書本到產(chǎn)品！首創(chuàng)的培訓(xùn)模式**你工程師技術(shù)水平、經(jīng)驗一步到位！
如果你需要工程師級技術(shù)人員，我們可以為您量身定制培訓(xùn)！我們**配送給您的一定是真才實學(xué)、堪負重任的電子軟硬件工程師！
準職教育，專為企業(yè)定制培訓(xùn)電子計算機軟硬件工程師！
課程背景
本培訓(xùn)課程主要幫助學(xué)員進行 CPLD/FPGA 的系統(tǒng)學(xué)習(xí)，以工程實踐為例，深入探討目前業(yè)界新、流行的器件，講授業(yè)界的集成環(huán)境，簡潔的開發(fā)流程，和業(yè)界流行的軟處理技術(shù)。每次課程都配有相關(guān)實驗，實驗可以在ALTERA和XILINX兩個公司的FPGA硬件平臺上進行，培訓(xùn)學(xué)員可以根據(jù)自身情況選擇開發(fā)環(huán)境。通過實驗，學(xué)員可以更好的理解消化課堂知識，工程實踐水平會得到迅速提高
主要培訓(xùn)對象
FPGA系統(tǒng)的軟件和硬件開發(fā)工程師，電子類專業(yè)的大學(xué)生和研究生 、電子硬件工程師等
教學(xué)重點
重點講述如何用VERILOG HDL硬件描述語言，在ALTERA的集成開發(fā)環(huán)境QUARTUSⅡ下，以合理的邏輯資源描述出一個健壯性強的硬件電路。本課程通過理論與多個實驗的結(jié)合，讓學(xué)員能夠充分理解與掌握CPLD/FPGA在實際工作中的應(yīng)用。
教學(xué)目標
培養(yǎng)學(xué)員熟練掌握和使用基于CPLD/FPGA的數(shù)字系統(tǒng)開發(fā)工具、開發(fā)流程（ALTERA和XILINX可選），能夠獨立解決開發(fā)中常見問題，能夠自主進行成熟的基于CPLD/FPGA的數(shù)字系統(tǒng)設(shè)計。
任課教師
【 王健強老師 】● 1998年畢業(yè)于長江大學(xué)電信學(xué)院電子儀器及測量技術(shù)專業(yè)，本科。我國單片機專家徐愛鈞教授之門生。 曾先后在職業(yè)技術(shù)學(xué)校及大型電子公司擔(dān)任電子技術(shù)教師及單片機培訓(xùn)師,有豐富的職業(yè)教學(xué)經(jīng)驗。 曾先后在國際國內(nèi)知名企業(yè)如山水音響,樂聲集團,好幫手車載，迪士譜廣播等任單片機軟硬件開發(fā)工程師/項目工程師/經(jīng)理等職，有著十來年的實際產(chǎn)品開發(fā)經(jīng)驗及培訓(xùn)經(jīng)驗。
【袁老師】● 近十年電子產(chǎn)品軟硬件開發(fā)經(jīng)驗,其中單片機開發(fā)經(jīng)驗6年,FPGA開發(fā)經(jīng)驗4年,DSP開發(fā)經(jīng)驗3年.開發(fā)管理經(jīng)驗３年. 現(xiàn)就職于廣州某大型高科技開發(fā)公司擔(dān)任項目工程師。
 教材
◆《Verilog數(shù)字系統(tǒng)設(shè)計教程》 ◆《CPLD/FPGA可編程邏輯多媒體教程》 （附送）
課程進度安排 （注:可根據(jù)學(xué)員需要，針對性設(shè)計課程，以便在實際工作應(yīng)用）
課 程 大 綱
課 程 內(nèi) 容
 
EDA技術(shù)簡介以及CPLD/FPGA 基礎(chǔ)知識，QuartusII軟件入門
天
CPLD/FPGA技術(shù)的發(fā)展歷史階段和代表技術(shù)
CPLD/FPGA 技術(shù)概念和發(fā)展現(xiàn)狀
單片機，CPLD/FPGA，DSP的區(qū)別
與CPLD/FPGA設(shè)計相關(guān)數(shù)字電路基礎(chǔ)知識復(fù)習(xí)
cpld/fpga設(shè)計中幾個基本概念
使用quartusⅡ5.1設(shè)計數(shù)字電路的基本流程
CPLD/FPGA 典型應(yīng)用領(lǐng)域一：替代傳統(tǒng)數(shù)字電路
CPLD/FPGA 典型應(yīng)用領(lǐng)域二：接口控制器
CPLD/FPGA 典型應(yīng)用領(lǐng)域三：數(shù)字信號處理
上機實踐(可編程邏輯器件集成開發(fā)環(huán)境quartusⅡ5.1軟件使用實驗)
第二天
FPGA 的設(shè)計流程和設(shè)計方法簡介,包括原理圖、波形圖、狀態(tài)轉(zhuǎn)換圖及各種硬件描述語言簡介
CPLD與FPGA的區(qū)別和各自的應(yīng)用領(lǐng)域
ALTERA公司FPGA的特點以及當前流行的FPGA產(chǎn)品介紹
單點流水燈VERILOG HDL設(shè)計代碼講解
單片機通過CPLD擴展外部IO口設(shè)計講解
上機實踐（單點流水燈實驗）
第三天
CPLD/FPGA 的下載及內(nèi)部測試的配置與方法
幾種硬件描述語言的比較
Cpld/fpga數(shù)字電路設(shè)計經(jīng)驗
FPGA設(shè)計規(guī)范
詳細介紹QuartusII軟件環(huán)境和使用方法
上機實踐（多點流水燈實驗）
第四天
硬件描述語言(Verilog HDL / VHDL)基本語法和實踐
VHDL 和Verilog HDL的各自特點和應(yīng)用范圍
Verilog HDL的抽象級別
Verilog HDL的幾個基本概念
Verilog HDL基本結(jié)構(gòu)語言要素與語法規(guī)則
如果設(shè)計可靠的組合邏輯電路以避免毛刺的產(chǎn)生
ALTERA公司芯片如何處理內(nèi)部三態(tài)電路
典型的Verilog HDL代碼分析 1
典型的Verilog HDL代碼分析 2
上機實踐（用原理圖設(shè)計按鍵開關(guān)燈實驗）
第五天
Verilog HDL 里面的Reg 和 Wire類型定義的用法和區(qū)別
Verilog HDL 里面的阻塞和非阻塞賦值的用法和區(qū)別
Verilog HDL 和C語言的聯(lián)系和區(qū)別
Verilog HDL 里面的系統(tǒng)任務(wù)和函數(shù)的調(diào)用方法
Verilog HDL 里面常用的兩個語句IF和CASE的使用方法和注意事項
Verilog HDL組合邏輯語句結(jié)構(gòu)和設(shè)計要點
Verilog HDL時序邏輯語句結(jié)構(gòu)和設(shè)計要點
Verilog HDL 程序設(shè)計中需要注意的問題
典型電路設(shè)計實例,如雙向電路及三態(tài)控制電路設(shè)計
上機實踐（用原理圖設(shè)計時鐘實驗）
第六天
FPGA設(shè)計進階及工程設(shè)計中應(yīng)該注意的問題
設(shè)計輸入方法（原理圖,波形圖,狀態(tài)轉(zhuǎn)換圖 ,HDL 語言, EDIF , LPM ,IP Core）
Verilog HDL 里面的任務(wù)（TASK） 和函數(shù)（FUNCTIONG）的聯(lián)系和區(qū)別
有限狀態(tài)機的設(shè)計原理及其代碼風(fēng)格
Verilog HDL 里面可綜合的代碼風(fēng)格
上機實踐（用verilog HDL語言設(shè)計時鐘實驗）
第七天
邏輯綜合的原則，可綜合的代碼設(shè)計風(fēng)格，設(shè)計優(yōu)化和設(shè)計方法如：速度優(yōu)化與面積優(yōu)化
功能仿真與時序仿真的區(qū)別和適用條件
結(jié)構(gòu)綜合和布局布線約束規(guī)則
綜合報告的查看技巧
LogicLock（邏輯鎖定）技術(shù)
Signaltap在線邏輯分析儀調(diào)試技術(shù)
HDL代碼設(shè)計的仿真和調(diào)試技巧
FPGA硬件系統(tǒng)設(shè)計注意事項
12位串行輸入D/A轉(zhuǎn)換器DAC7513設(shè)計實例
上機實踐(12位D/A轉(zhuǎn)換器DAC7513實驗)
第八天
FPGA工程設(shè)計實例和可編程邏輯設(shè)計指導(dǎo)原則以及FPGA小系統(tǒng)設(shè)計方法
16位串行輸入D/A轉(zhuǎn)換器DAC7734設(shè)計實例
C51單片機與FPGA并行通信設(shè)計實例。
可編程邏輯設(shè)計指導(dǎo)原則
FPGA小系統(tǒng)概念以及硬件系統(tǒng)的構(gòu)成,包括:FPGA主芯片電路設(shè)計，JTAG 下載與調(diào)試接口,異步SRAM存儲器接口電路設(shè)計，FLASH存儲器接口電路設(shè)計，其他外圍電路設(shè)計，電源，時鐘和復(fù)位電路設(shè)計
FPGA小系統(tǒng)的調(diào)試方法和技巧
利用小系統(tǒng)構(gòu)建復(fù)雜系統(tǒng)的方法
上機實踐(單片機與FPGA并行通信實驗)

開班信息

學(xué)時
學(xué)費
操作

    校區(qū)地址

    廣州
    廣州
    二維碼

    微信掃一掃，發(fā)送到手機

    隨時隨地，用手機查看地圖路線，更可實時導(dǎo)航，輕松到校！

    學(xué)校相冊

    更多 >
    環(huán)境/教學(xué)大圖
    環(huán)境/教學(xué)大圖
    環(huán)境/教學(xué)大圖
    環(huán)境/教學(xué)大圖

    讀書保障 :

    • 正規(guī)資質(zhì)

      所有學(xué)校都經(jīng)過好學(xué)校品牌認證，辦學(xué)許可證、工商營業(yè)執(zhí)照。

    • 免費求學(xué)顧問

      通過好學(xué)校咨詢，你可獲得好學(xué)校免費求學(xué)顧問1對1專業(yè)服務(wù)，助你快速找到滿意學(xué)校！

    • 優(yōu)質(zhì)教學(xué)

      通過好學(xué)校報讀，你將可在好學(xué)校進行課程點評，你的評價將影響學(xué)校招生，學(xué)校會更重視你，給你更優(yōu)質(zhì)教學(xué)，避免你差評。

    • 消費權(quán)益保障

      通過好學(xué)校報讀，若你與學(xué)校發(fā)生糾紛，你可獲得好學(xué)校來自第三方的平臺保障，協(xié)助你讓學(xué)校退款，維護你的合法權(quán)益！

    更多適合課程

    全城其他學(xué)校，一網(wǎng)打盡，立即搜索：

    城市 : 求學(xué)課程 : 上課時間 :
    • 所有
    • 白天班
    • 晚班
    • 周末班
    • 周六班
    • 周日班
    • 全日制
    • 寒暑假
    • 其他

    課程咨詢

    好學(xué)校二維碼

    隨時隨地與老師微信互動

    在線預(yù)約免費試聽

    • 現(xiàn)在免費預(yù)約試聽，報名可最高返現(xiàn)
    • 獲取驗證碼
    ;